(54) DATA STORE SYSTEM FOR TV SYSTEM


(11) 2-250576 (A) (43) 8.10.1990 (19) JP

(21) Appl. No. 64-73215 (22) 24.3.1989 (71) SONY CORP (72) MITSUMASA SAITO(1)

(51) Int. Cl⁵. H04N5/907,G06F3/153,G09G5/22

PURPOSE: To prevent an accident due to the destruction of a memory by transferring data stored in a memory of a video equipment to a monitor memory for supplement even though the monitor memory is destroyed by the discharge of a CRT, etc.

CONSTITUTION: The memory data on a monitor B and a video equipment A can be checked and transferred, and the data of a memory (b) of the monitor B are stored in a memory (a) of the equipment A. If the monitor B is discharged and the data of the memory (b) of the monitor B are destroyed, the data on the monitor B stored in the memory (a) of the equipment A are transferred to the memory (b) of the monitor B for supplement of the memory data of the monitor B. Thus it is possible to prevent the accidents due to the destruction of a memory.



deflecting circuit, 9.4: video signal processing circuit, 2: character generation, 5: synchronizing signal detecting cuit, 12: synchronizing signal line, 11: picture information signal line

(54) VIDEOTAPE RECORDER

(11) 2-250577 (A) (43) 8.10.1990 (19) JP


(21) Appl. No. 64-72416 (22) 24.3.1989

(71) MATSUSHITA ELECTRIC IND CO LTD (72) MASAHIRO HONJO

(51) Int. Cl5. H04N5/92,G11B20/06

PURPOSE: To optionally control the phase of an FM modulated wave with no omission of video signals by driving an FN modulator in order to secure the coincidence in a non-video signal section between the phase of the FM modulated wave and a prescribed phase having the synchronous relation with the video signal.

CONSTITUTION: An input signal (a) inputted from a terminal 1 undergoes the time base compression via a time base compression circuit 2 and is turned into a signal (b). In this case, a non-video signal (c) of a fixed pattern is put into a section (t), i.e., a time space. A horizontal synchronizing signal (d) is separated from the signal (a) by a synchronizing separator 4, and a control circuit 5 produces a control signal (e) based on the signal (d). The phase of an FM modulator 3 is forcibly reset to a certain phase by the signal (e). Therefore the FM modulated wave is turned into a signal (f) and the signal (f) is recorded on a recording tape 8 by a head 7 via a recording amplifier 6. As a result, the phase of the FM modulated wave can be optionally controlled with no omission of video signals.



(54) VIDEO SIGNAL REPRODUCTION PROCESSING CIRCUIT

(43) 8.10.1990 (11) 2-250578 (A) (19) JP


(21) Appl. No. 64-73371 (22) 24.3.1989

(71) SONY CORP (72) SHINJI KANEKO

(51) Int. Cl⁵. H04N5/92,G11B20/02,H03M1/10

PURPOSE: To faithfully reproduce a high-definition TV signal by making use of the conversion characteristics of an A/D converter to compensate the characteristics of a demodulated signal and compensating the level difference and the linearity difference between the channels of a reproduction system.

CONSTITUTION: A reference frequency signal REF_{IN} including the frequencies f₁-f₂ corresponding to the 0%, 50% and 100% signal levels of a reference video signal respectively is put into a reproduced RF video signal PB_{IN} via a switch circuit 11. Then the three-point compensation is given to the conversion characteristics of an A/D converter 14 with the demodulation output produced by an FM demodulation circuit 12 to a reference frequency signal PB_{IN}. As a result, a demodulation processing system consisting of the FM modulation circuit 12, an amplifier 13, and the A/D converter 14 can totally compensate the signal levels and the linearity. Thus the signal level difference and the linearity difference are never produced between the channels of a reproduction system. In such a way, the reproduced video signals of high definition can be obtained.





99日本国特許庁(JP)

10 特許出願公開

四公開特許公報(A)

平2-250576

@Int.Cl. 3

識別配号

· @公開 平成2年(1990)10月8日

H 04 N G 06 F G 09 G 5/907 3/153 5/22

6957-5C 8323-5B В

8320-5C

庁内整理番号

審査請求 未請求 請求項の数 1 (全5頁)

母発明の名称

TVシステムのデータ保管方式

创特 頤 平1-73215

頤 平1(1989)3月24日

@発 明 者 斉 藤

光正

東京都品川区北品川6丁目7番35号 ソニー株式会社内

伊発 明 客 小 川 越 — の出 頭 ソニー株式会社

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川 6 丁目 7 誊35号

砂代 理 弁理士 志賀 富士弥

外1名

1. 発明の名称

TVシステムのデータ保管方式

2. 特許請求の範囲

(1)CRT、データを保持するメモリ及びこの メモリを制御する前毎節を有するモニタと、デー タを保持するメモリ及びこのメモリを製御する側 **弾耶を有すると共にCRTを持たない映象機器と** を備え、前記モニタのメモリデータと前記映像機 召のメモリデータをチェック及び伝送可能とし、 森紀モニタのメモリのデータを前紀映象機器のメ モリにストアしてデータを保持することを特徴と するTVシステムのデータ保管方式。

3. 発明の詳細な歴明

【建業上の利用分野】

本犯別は、CRT(陰極線費)を育するモニタ のメモリデータを保持するTV(テレビジョン) システムのアータ保賀方式に関する。

[見明の概要]

本苑明は、CRT及びメモリを育するモニタと、 メモリを有し且つCRTを有しない映像概器とを 備え、釘記モニタのメモリデータを前記映像機器 のメモリにストアすることにより、

CRTの放電などによりモニタのメモリが破壊 されても映像機器のメモリにストアされているデ ータをモニタのメモリに伝送して経攻できるため、 メモリが破壊されることによる事故を防止でまる。

[従来の技制]

往来のTVシステムは、第3図に示すように、 CRTIを有するモニタBとこのモニタBにピア オ信号線(を介してビデオ信号を返出する映像機 忍のチューナ人とから構成されている。チューナ AとモニタBはそれぞれ信号処理回路20.21 と質面表示の信号を生成するキャラクタジェネレ ータ22,23を有し、この各信号処別回路20, 21とキャラクタリェネレータ22、23は各C PU24.25にて対復される。又、チューナA とモニタBにはモれぞれメモリュ.bが設けられ、

この各メモリュ, b は各CPU24、25にて制御される。チューナ人のメモリュにはチューナ自体の関整アータやコントロールデータが記憶され、「又、モニタ目のメモリトにはモニタ自体の関整アータ(ミスコンバーゼンス最等)やコントロールアータが記憶されている。

而して、チューナAの住号処理回路20から出力されたビデオ信号はビデオ信号線を介してモニタBの信号処理回路21に導かれる。この信号処理回路21で所定の信号処理を施されたビデオ信号がCRT1に供給されて映像が映し出される。そして、各CPU24.25はそれぞれのメモリム、bに配慮されているデータに基づいて各信号処理回路20.21や各キャラクチジェネレータ22.23などを制御する。

[発明が解決しようとする無理]

上記録成において、CRT1式のモニタBは放 電を起こしたり、人の接触による人体チャージな どが起こると内蔵のメモリトのデータが破壊され

モニタに改賞等が起こりモニタのメモリのアー・タが敬遠されると、映像機器のメモリにストアされているモニタのデータをモニタのメモリに転送してモニタのメモリデータを被填する。

[实施例]

以下、本発明の実施列を図面を用いて説明する。 第1回及び第2回には本発明の実施例が示され ている。

第1図には本版のメモリ保管方式を実施するテレビジョンシステムの回路プロック図がでれて、RTT1を育しないで、アンステムはCRT1を育しない映像機器のチューナAとCRT1を育出をしない映像機器のチューナAとCRT1を育出をエータBとが結構されており、チューナAが出ている。チューナAの人ファンテナコとがそれではBHPアンテナ2とU/Vアンテナコをからのビデオ信号はストクランテナスのビデオに選択的にチューナAへ入力され、入力

るという欠点があった。 TVのディジタルコントロールが進んだ今日では調整データが破壊されると重大な不良事故につながる。

そこで、本発明はメモリデータが破壊されても 破壊されたデータ内容を補填可能なTVシステム のデータ保管方式を提供することを目的とする。

【舞艇を解決するための手段】

上記目的を達成するための本発明のTVシステムのデータ保管方式は、CRT、データを保持するメモリ及びこのメモリを制御するのがでのがでいた。 データを保持すると共にCRTを持たない映像機関のメモリアータをチェック及びに送可能とし、前記映像機関のメモリにストアしてデータを保持するものである。

[作用]

されたビデオ信号はビデオ信号処理回路4と同期 ほ号検出国路をにそれぞれ供給される。ビデオ値 号処理回路 4 は入力ビデオ信号から函情報信号を 抜き出し、この返情報信号に所定の信号処理を施 して加算数6に出力する。同期信号検出回路5は 入力ビデオ信号から阿閦信号を検出し、検出した 同用信号を出力増子!』に導くと共にキャラクタ ジェネレータ?に供給する。 キャラクタジェネレ ータ7はCPU8からのアドレスほ号に基づいて 管面表示の信号を生成し、この管面表示信号を加 茅数6に出力する。近第四8は延備投信号に管面 表示信号を加算し、智面表示信号が加算された選 情報信号が出力進子しょに導かれている。初資年 であるCPU(中央処理疫業) 8 はビデオほ母島 班回路 4 及び周期は手枚出回路 5 を制御すると失 に内蔵のメモリュの徒ろ出し・言き込みを制御す る。メモリュにはチューナA 自体の興佐データで コントロールデータが記憶されていると共にこの メモリaはその位にモニタBのメモリbの全ナー タを記憶可能な永分な容量を育している。

モニタBには二つの入力増子 t i. t iが良けら れ、この各入力増子to、toとチューナAの各出 力増子し。。し、が質情報信号線引及び同期信号線 laを介してそれぞれ接続されている。入力場子 taから入力された函情報信号はビデオ信号処理 回路9にて所定の信号処理が集まれて加算器10 に出力される。入力場子はマから入力された同期 僕号は側向回路!しとキャラクタジェネレータ! 2にそれぞれ供給されている。 毎向回路 1 1 は同 開信号に基づいてノコギリ波を形成する。 キャラ クタジェネレータしては、前紀チューナ人のもの と同様に、CPUISからのナドレス信号に基づ いて智画表示の信号を生成し、この管画表示信号 を加算器 1 0 に出力する。創御部であるCPU1 3は前記チューナ人の6のと同様にビデオは号名 理回路 9 ヤキャラクタ ジェネレーター 2 を制算す ると共に内蔵のメモリbの挟み出し・實を込みを 刻御する。このメモリトにはモニタ1自体の調整 データやコントロールデータが記憶されている。 又、モニタBのCPUIとチューナAのCPU8

モニタ B内のコントロールが実行され、メモリものデータ付加やデータ更新が行われると、モニタ BのCPU13がそのコントロールデータをチューナ AのCPU8が伝達してメモリュのデータ付加やデータ更新が行われる。モして、電源がオフされるまでモニタBのメモリものデータ付加・更新される毎にチューナ Aのメモリものデータがストアはにモニタ Bのメモリもの最新のデータがストアされる。

テューナA及びモニタBの理解がオフされ所度 テューナA及びモニタBの理解がオンされると、 両方のCPU8、L3が各メモリュ、ものデータ を使る出してメモリトのデータが抜けているから かいずれか一方のCPU8、L3がチェックする。 メモリトのデータが抜けている場合には抜けているデータをCPU8がモニタBのCPU13に反 さデータをCPU8がモニタBのCPU13に反 はしてCPU13がメモリトにに除する。 従って CRT1の放理等によってモニタBのメモリトの データが一部又は全郎改壇されてもチューナAの にはデータ伝送用の増子 t ,, t ,がそれぞれ投けられ、この増子 t , , t ,間がデータ第4,にて結構されている。

以下、上記構成の作用について説明する。

チューナA及びモニタBの電源がオンされ、S HPアンチナ2又はログVアンテナ3からのビデオ信号処理回路4及び同期信号検出 回路5にで信号処理される。ビデオ信号処理回路 4の出力である画情報信号が画情報信号線と、を介 して又、同期信号検出回路5の出力である同期信 号が同期信号線と、を介してそれぞれモニタBへ伝 送されてCRT1に映像が映し出される。

次に、データ保管の動作について第2回を参照 して説明する。

チューナ人とモニタBが結構された後、最初に 両方の複製がオンされると、モニタBのCPU! 3がメモリbのデータを挟み出してこのメモリデ ータをチューナ人のCPU8に転送し、チューナ AのCPU8が転送されたメモリデータをメモリ aに全て書き込むことによってストアする。次に、

メモリェから伝達されてモニタBのメモリト内容 が制填されるため、データ破壊による事故が発生 しない。

また、チューナ人のメモリュがモニク目のメモリアークを保持しているため、モニク目のコントロールを行う時でもチューナ人のキャラクタジェネレータ7を使用して質面表示を行うことととする。尚、モニク目を単品としてかけっているが、メモリアークを使用して伝達すればアーク級ではメモリアークの転換を利用して伝達すればアーク級化の不用となる。

(現明の動盤)

以上述べたように本発明によれば、CRT及び メモリを育するモニタと、メモリぞ育し且つCR Tを育しない映像機器とを備え、前紀モニタのメ


モリデータを前紀映象機器のメモリにストアした ので、CRTの放電などによりモニナのメモリが 破壊されても映像機器のメモリにストアされてい る.データをモニタのメモリに伝送して前坂できる ため、メモリが破壊されることによる事故を防止 できるという効果を養する。

4. 図面の質単な説明

第1四及び第2回は本発明の実施例を示し、第 「団はテレビジョンシステムの回路プロック図、 第2回はメモリ保管のフローチャート図であり、 第3回は従来のテレビジョンシステムの回路プロ

A…チューナ(快保後器)、日…モニタ、 1 … CRT、8, 13...CPU(新興収), 4...b...






A ----・チューナ (映像提昇)


B ---- モニダ 1 ---- CRT

8,13-- CPU (判算数) a,b---ナモリ

・テレビジョンシステムの回路プロック図

第 1 図





デレビジョソシステムの回路ブロック図(従来) 第 3 図